AMD Athlon XP 1800+
Mardi, 16 Octobre, 2001
Comme on a pu le constater au second tableau de la page précédente, les processeurs Athlon XP continuent d'opter pour un cache de 384K réparti en 128K de cache L1 (laquelle est subdivisé en 64K de cache d'instructions et 64k de cache de données) secondé par une cache L2 de 256k. Donc, le core Palomino n'est guère différent à ce point de vue.
Ce qui caractérise le core Palomino se résume en quelques points particulier qui sont, l'Architecture QuantiSpeed, une réduction de la puissance consommée et de la chaleur émise, une diode thermique intégrée, un nouveau matériel pour la base du processeur et le support des instructions SSE.
L'architecture QuantiSpeed
L'architecture QuantiSpeed comporte 4 particularités qui sont appliquées au core Palomino dont:
Exclusive and speculative Translation Look-aside Buffers (TLBs)
Unité à virgule flottante (FPU) superscalaire entièrement sous pipeline
Microarchitecture superscalaire entièrement sous pipeline à 9 sorties
Hardware data prefetch
Exclusive and speculative Translation Look-aside Buffers
Les TLBs sont des structures qui ont été très améliorées dans le core Palomino. Ces structures sont un peu similaires à une cache additionnelle aux caches L1 et L2 et servent en quelque sorte à tracer la carte des données et à l'emmagasiner près du core du processeur afin que les données soient retrouvées rapidement à partir de la mémoire. Dans le Palomino, les TLBs ont été améliorés de 3 façons. Premièrement la structure TLB est de plus grande dimension et permet au processeur XP l'accès à des cartes de données additionnelles. Deuxièmement, la nature exclusive de ces structures signifie moins de duplications inutiles de la mémoire ainsi cartographiée ce qui se traduit par une utilisation maximisée de la cache L2. Finalement, la nature spéculative de la structure TLB tente de prédire quel TLB sera requis avant qu'il soit mis à contribution.
Unité à virgule flottante (FPU) superscalaire entièrement sous pipeline
Cette technologie qui n'est pas nouvelle comme telle puisqu'elle est déjà partie intégrante des processeurs Thunderbird et Duron ne fait que mettre en lumière la formidable puissance de calcul des processeurs AMD Athlon.
Microarchitecture superscalaire entièrement sous pipeline à 9 sorties
Cette technologie est la vision d'AMD en ce qui concerne l'optimisation des performances d'un processeur. Comme on le sait, plus un pipeline est long, moins le processeur exécutera d'instructions par cycle d'horloge mais en revanche cela permettra un accroissement substantiel de la fréquence d'opération.
En contrepartie, moins un pipeline sera long et plus il permettra au processeur d'exécuter d'instructions par cycle d'horloge avec en contrecoup une réduction de la fréquence maximale d'opération.
AMD a ainsi optimisé la longueur du pipeline du core des processeurs XP afin d'une part maximiser le nombre d'instruction exécuté par cycle d'horloge et d'autres parts afin d'obtenir une fréquence d'opération optimale.
Hardware data prefetch
Cette technologie, aussi utilisée sur les processeurs Intel Pentium 4, consiste en un mécanisme qui observe et retrouve dans la mémoire principale les instructions les plus souvent utilisées par le processeur et de les emmagasiner directement à sa portée immédiate dans la cache L1. Il s'agit en fait d'une excellente technique pour optimiser les performances des processeurs en évitant la redondance des informations. De plus, comme les applications et/ou les jeux ne requièrent aucune programmation particulière pour tirer profit de cette technologie cela sera donc bénéfique pour tout types d'applications.
Suite: Le Power Rating et le mythe de la performance
|
